PCIe 2.0物理層の論理サブブロックをまとめるといいつつ、

ずいぶん開いてしまっていました。

時間ができたので、少し進めたいと思います。



まず、PCI Express 2.0における物理層の論理サブブロックの役割は、

データ転送におけるLink自体の構成と制御を行います。

つまり、データ転送がちゃんと行えるのかを、

信号のレベルでの監視・調整を行っています。



それを1つのステートマシン

「LTSSM(Link Training and Status State Machine)」

によって管理されています。



LTSSMは次のステートを持つ。

 ・Detect :通信相手を見つけようとしているステート

 ・Polling :通信相手が見つかってTS OSを通信しあうステート

 ・Configuration :通信相手とLink構成を決めるステート

 ・L0 :通常の通信状態のステート

 ・L0s :省電力状態

 ・L1 :省電力状態

 ・L2 :省電力状態

 ・Recovery :Link再トレーニングを行うステート

 ・Hot-Reset :Hot Resetがかかっているステート

 ・Disable :Link構成を行わないステート

 ・Loopback :試験モードのステート

以下、各ステートのリンク先で、詳細を記述します。